功率半導體器件,特別是絕緣柵雙極型晶體管(IGBT),在新能源、軌道交通、電動汽車、工業(yè)應用和家用電器等諸多應用中都是不可或缺的核心部件。尤其在新能源電動汽車行業(yè)的迅猛崛起下,功率半導體器件市場迎來了爆發(fā)式的增長。與消費電子市場相比,車規(guī)級功率半導體器件所面臨的挑戰(zhàn)更為嚴峻,因其需要在高工作結(jié)溫、高功率密度和高開關(guān)頻率等嚴苛條件下穩(wěn)定運行,同時還需要在更為惡劣的使用環(huán)境中保持出色的性能。因此,對于車規(guī)級功率半導體器件而言,其可靠性成為了一個至關(guān)重要的考量因素。
車規(guī)級功率模塊最常用的測試標準是歐洲電力電子研究中心(ECPE)發(fā)布的AQG 324,它詳細規(guī)范了功率循環(huán)測試的相關(guān)內(nèi)容,引用了IEC 60749-34的測試標準和IEC 60747-9的產(chǎn)品參數(shù)標準,為功率模塊的驗證提供了全面的指導。在AQG-324中,詳細描述了功率模塊所需進行的各項測試項目、測試要求以及相應的測試條件,確保模塊在各種工作環(huán)境下都能達到預定的性能標準。
功率循環(huán)測試,作為評估功率器件封裝可靠性的關(guān)鍵實驗,近年來受到了廣泛關(guān)注。尤其隨著SiC MOSFET功率器件的快速發(fā)展,其封裝可靠性問題成為了研究熱點。
● 功率循環(huán)測試原理
功率循環(huán)(Power Cycling)是指讓芯片在間歇性通電的過程中產(chǎn)生熱量,從而使芯片溫度發(fā)生波動的過程。
功率循環(huán)對IGBT模塊損傷主要源于銅綁線和芯片表面鋁層的熱膨脹系數(shù)不同,以及芯片熱膨脹系數(shù)與DBC(Direct Bonded Copper)板不同,會在功率循環(huán)過程中引發(fā)一系列問題。這些損傷主要表現(xiàn)為綁線脫落、斷裂以及芯片焊層分離。因此,封裝材料CTE不匹配被認為是限制器件壽命的根本原因,結(jié)溫波動ΔTvj和最大結(jié)溫 Tvjmax是激勵源,而測試過程中的其他因素也會直接影響結(jié)溫的變化和最終的測試結(jié)果。如標準中規(guī)定當負載電流開通時間ton小于5s時 (稱為秒級功率循環(huán)) 主要考核的是芯片周圍的連接處,而當ton大于15s時 (稱為分鐘級功率循環(huán)) 考核的重點則是遠離芯片的連接處。
● 功率循環(huán)的基本電路原理圖和溫度變化曲線示意如圖所示:
負載電流通過外部開關(guān)的控制給被測器件施加一定占空比(ton/(ton+toff))的電ILoad,使器件加熱達到指定最大結(jié)溫Tvjmax。在這一過程中,為了確保器件熱量及時散失并降低結(jié)溫,通常會將被測器件安裝在可恒定溫度的水冷板或者水道工裝上。
當負載電流被切斷后,器件的結(jié)溫會降低至最小結(jié)溫Tvjmin,如此循環(huán)往復,從而實現(xiàn)對器件封裝可靠性的全面考核。因此,在一個完整的循環(huán)周期內(nèi)(ton+toff),被測器件的加熱時間或者電流開通時間被定義為ton,而電流關(guān)斷時間或降溫時間則為toff。而測量電流ISense則是一直加載在被測器件的兩端,這個測量電流通常選擇為器件額定電流的1/1000,以便于實現(xiàn)器件結(jié)溫的電學參數(shù)間接測量。
● K系數(shù)原理
由于IGBT模塊的結(jié)溫無法直接測量,我們采用溫度敏感K系數(shù)來進行計算,以間接獲取結(jié)溫信息。為了模擬結(jié)溫的變化,試驗中通過改變環(huán)境溫度來實現(xiàn)。具體操作時,將IGBT模塊置于高溫箱中,并選擇至少三個不同的溫度進行測試。為使IGBT模塊的溫度盡可能的與高溫試驗箱溫度達到均衡,這通常要求每個溫度的平衡時間不低于30分鐘。在這個過程中使IGBT飽和導通,并實時測量IGBT模塊VCE壓降VF(通過開爾文四線制測量VF)。因結(jié)溫與其導通電壓VF是呈線性關(guān)系,其比值可以用K來表示。
● 功率循環(huán)測試模式
● 功率循環(huán)測試過程監(jiān)測
在功率循環(huán)測試中,可以同時監(jiān)測結(jié)溫變化△Tj、結(jié)殼熱阻Rthjc、最大結(jié)溫Tjmax和最小結(jié)溫Tjmin等參數(shù)的變化趨勢。根據(jù)車規(guī)AQG 324標準的要求,如果在測試過程中Rthjc的變化率超過20%或者飽和壓降Vce的變化率超過5%,那么被測器件將被判定為失效。其中,Vce的變化通常反映了鍵合線的失效情況,而Rthjc的變化則主要反映了芯片與底板之間粘結(jié)層的失效情況。